# BEST AVAILABLE COPY

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-195665

(43)Date of publication of application: 21.07.1999

(51)Int.CI.

H01L 21/60

(21)Application number : 09-361140

(71)Applicant : FUJITSU LTD

(22)Date of filing:

26.12.1997

(72)Inventor: WATANABE EIJI

MATSUKI HIROHISA KADO KENICHI **NAGAE KENICHI** ONODERA MASANORI


KODAMA KUNIO YODA HIROYUKI **FUJIMORI KUNIJI NAKADA MINORU** MAKINO YUTAKA

# (54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

## (57)Abstract:

PROBLEM TO BE SOLVED: To form bump electrodes at very short arranging pitch, by forming a base conductive film on an insulating film and pads formed on the surface of a substrate, a photoresist film made of a material having a specific value on the conductive film, and openings through the photoresist film, and then, depositing the bump electrodes on the base conductive film in the openings.

SOLUTION: After an insulating film 2 and pads 3 are formed on the surface of a silicon substrate 1 containing a semiconductor electronic circuit, a base conductive film 6 is formed on the surfaces of the insulating film 2 and pads 3 in such a way that the film 6 can be electrically connected to the electronic circuit. Then a photoresist film 10 having a thickness of ≥50 µm is formed on the conductive film by applying the solution of such a photoresist material that the wavelength becomes 436 mm and the ultraviolet transmission becomes ≥90%, when the thickness of the material is



200 µm to the surface of the conductive film 6, with the viscosity of the solution being adjusted to 3,000-4,000 cPs. Thereafter, openings 11 are formed through the photoresist film 10 at the positions corresponding to the pads 3 so as to expose the surface of the conductive film 6 and bump electrodes 12 composed of an Sn-Pb alloy are deposited on the film 6 by electroplating. Finally, the photoresist film 10 is removed.

**LEGAL STATUS** 

[Date of request for examination]

29.08.2002

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-195665

(43)公開日 平成11年(1999)7月21日

(51) Int.Cl.6

H01L 21/60

識別記号

FΙ

H01L 21/92

604S

604B

#### 審査請求 未請求 請求項の数30 OL (全 16 頁)

(21)出願番号

特願平9-361140

(22)出願日

平成9年(1997)12月26日

(71)出顧人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(72)発明者 渡辺 英二

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 松木 浩久

(A)

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(74)代理人 弁理士 高橋 敬四郎

最終頁に続く


# (54) 【発明の名称】 半導体装置の製造方法及び半導体装置

## (57)【要約】

【課題】 バンプ電極の配列ビッチの微細化に適した半 導体装置の製造方法及び半導体装置を提供する。

【解決手段】 主表面の一部の領域に導電性材料からなるパッドが露出し、主表面の他の領域が第1の絶縁膜で 覆われている半導体基板を準備する。第1の絶縁膜及びパッドの上に、下地導電膜を形成する。下地導電膜の上に、厚さ50μm以上のフォトレジスト膜を形成する。フォトレジスト膜のパッドに対応する位置に、下地導電膜の表面を露出させる開口を形成する。開口の底面に露出した下地導電膜上に、導電性のパンプ電極を堆積する。フォトレジスト膜を除去する。

#### 第1の実施例(その2)



1

### 【特許請求の範囲】

【請求項1】 主表面の一部の領域に導電性材料からなるバッドが露出し、主表面の他の領域が第1の絶縁膜で覆われている半導体基板を準備する工程と、

前記第1の絶縁膜及び前記パッドの上に、下地導電膜を 形成する工程と、

前記下地導電膜の上に、粘度が3000~4000cp sのフォトレジスト原料液を塗布し、厚さが200μm のときの波長436nmにおける紫外線透過率が90% 以上となる材料からなる厚さ50μm以上のフォトレジ 10 スト膜を形成する工程と、

前記フォトレジスト膜の前記パッドに対応する位置に、 前記下地導電膜の表面を露出させる開口を形成する工程 と、

前記開口の底面に露出した前記下地導電膜上に、導電性のパンプ電極を堆積する工程と、

前記フォトレジスト膜を除去する工程とを有する半導体 装置の製造方法。

【請求項2】 前記パンプ電極を堆積する工程において、前記パンプ電極の上面が前記フォトレジスト膜の上 20面よりも低くなるように前記パンプ電極を堆積する請求項1に記載の半導体装置の製造方法。

【請求項3】 前記パンプ電極を堆積する工程において、前記パンプ電極が前記フォトレジスト膜の上面から突出し、その突出の高さが前記フォトレジスト膜の厚さよりも低い請求項1に記載の半導体装置の製造方法。

【請求項4】 前記フォトレジスト膜を除去する工程の後、さらに、前記パンプ電極を加熱して溶融させ、ほぼ球状にする工程を含む請求項1~3のいずれかに記載の半導体装置の製造方法。

【請求項5】 前記開口を形成する工程の後、さらに、前記フォトレジスト膜の表面の親水性を向上させる工程を含み、

前記パンプ電極を堆積する工程において、前記開口の底面に露出した前記下地導電膜表面をメッキすることにより、前記パンプ電極を堆積する請求項1~4のいずれかに記載の半導体装置の製造方法。

【請求項6】 前記親水性を向上させる工程において、前記フォトレジスト膜の表面を酸素プラズマによりアッシング処理する請求項5に記載の半導体装置の製造方法。

【請求項7】 前記親水性を向上させる工程において、 前記半導体基板を有機溶剤に浸漬させる請求項5 に記載 の半導体装置の製造方法。

【請求項8】 前記開口を形成する工程の後、さらに、前記半導体基板を第1の液体中に浸漬させ、該第1の液体を滅圧雰囲気下におく工程を含み、

前記バンプ電極を堆積する工程において、前記半導体基板を前記第1の液体中から取り出し、メッキ液中に浸漬させ、前記開口の底面に露出した前記下地導電膜表面を

メッキすることにより、導電性のバンブ電極を堆積し、 前記第1の液体が、前記導電性のバンブ電極を堆積する 工程におけるメッキ処理に悪影響を及ぼさない請求項1 ~4のいずれかに記載の半導体装置の製造方法。

【請求項9】 前記パンプ電極を堆積する工程が、前記 半導体基板をメッキ液に浸漬させ、該メッキ液を減圧雰 囲気下において、前記開口の底面に露出した前記下地導 電膜表面をメッキする請求項1~4のいずれかに記載の 半導体装置の製造方法。

【請求項10】 前記フォトレジスト膜を除去する工程 において、前記半導体基板をレジスト除去液に浸漬させ、レジスト除去液を攪拌しながら前記フォトレジスト 膜の除去を行う請求項1~9のいずれかに記載の半導体 装置の製造方法。

【請求項11】 前記パンプ電極を堆積する工程において、第1の金属からなるパンプ下層部を堆積し、その上に前記第1の金属よりも低融点の第2の金属もしくは導電性樹脂からなるパンプ上層部を堆積する請求項1~10のいずれかに記載の半導体装置の製造方法。

【請求項12】 前記パンプ電極を堆積する工程において、第1の金属からなるパンプ下層部を堆積し、その上に前記第1の金属よりも酸化されにくい第2の金属からなるパンプ上層部を堆積する請求項1~10のいずれかに記載の半導体装置の製造方法。

【請求項13】 主表面の一部の領域に導電性材料からなるパッドが露出し、主表面の他の領域が第1の絶縁膜で覆われている半導体基板を準備する工程と、

前記第1の絶縁膜及び前記パッドの上に、下地導電膜を 形成する工程と、

30 前記下地導電膜の上に、フォトレジスト膜を形成する工程と、

前記フォトレジスト膜の前記パッドに対応する位置に、 前記下地導電膜の表面を露出させる開口を形成する工程 と

前記半導体基板を電解メッキ液中に浸漬させ、前記開口の底面に露出した前記下地導電膜表面を電解メッキすることにより、導電性のバンブ電極を堆積する工程であって、堆積したバンブ電極の高さが高くなるに従い、電流密度を増加させてメッキを行う前記バンブ電極を堆積す40 る工程と

前記フォトレジスト膜を除去する工程とを有する半導体 装置の製造方法。

【請求項14】 主表面の一部の領域に導電性材料からなるパッドが露出し、主表面の他の領域が第1の絶縁膜で覆われている半導体基板を準備する工程と、

前記第1の絶縁膜及び前記パッドの上に、下地導電膜を 形成する工程と、

前記下地導電膜の上に、フォトレジスト膜を形成する工 程と

させ、前記開口の底面に露出した前記下地導電膜表面を 50 前記フォトレジスト膜を選択的に露光して現像し、前記

2

パッドに対応する位置に、前記下地導電膜の表面を露出 させる開口を形成する工程であって、該開口を形成する 工程が、前記フォトレジスト膜を現像する際に、前記半 導体基板を回転させながら前記フォトレジスト膜を現像 液に晒して現像を行う第1のサブ工程と、その後回転速 度を上げ、現像液により膨潤したフォトレジストを除去 する第2のサブ工程とを繰り返し実行する前記開口を形 成する工程と、

前記開口の底面に露出した前記下地導電膜上に、導電性 のバンプ電極を堆積する工程と、

前記フォトレジスト膜を除去する工程とを有する半導体 装置の製造方法。

【請求項15】 前記第2のサブ工程における前記半導 体基板の回転数を、前回の第2のサブ工程における回転 数よりも高くする請求項14に記載の半導体装置の製造 方法。

【請求項16】 前記第2のサブ工程における前記半導 体基板の回転数が、前記第1のサブ工程における回転数 の2倍以上である請求項14または15に記載の半導体 装置の製造方法。

【請求項17】 主表面の一部の領域に導電性材料から なるパッドが露出し、主表面の他の領域が第1の絶縁膜 で覆われている半導体基板を準備する工程と、

前記第1の絶縁膜及び前記パッドの上に、下地導電膜を 形成する工程と、

前記下地導電膜の上に、フォトレジスト膜を形成する工 程と

前記フォトレジスト膜を選択的に露光して現像し、前記 パッドに対応する位置に、前記下地導電膜の表面を露出 させる開口を形成する工程であって、該開口を形成する 30 工程が、前記フォトレジスト膜を現像する際に、前記半 導体基板を回転させながら前記フォトレジスト膜を現像 液に晒して現像を行う第1のサブ工程と、その後前記半 導体基板表面にガスを吹き付けて、現像液により膨潤し たフォトレジストを除去する第2のサブ工程とを繰り返 し実行する前記開口を形成する工程と、

前記開口の底面に露出した前記下地導電膜上に、導電性 のバンプ電極を堆積する工程と、

前記フォトレジスト膜を除去する工程とを有する半導体 装置の製造方法。

【請求項18】 主表面の一部の領域に導電性材料から なるパッドが露出し、主表面の他の領域が第1の絶縁膜 で覆われている半導体基板を準備する工程と、

前記第1の絶縁膜及び前記パッドの上に、下地導電膜を

前記下地導電膜の上に、フォトレジスト膜を形成する工 程と、

前記フォトレジスト膜を選択的に露光して現像し、前記 パッドに対応する位置に、前記下地導電膜の表面を露出 させる開口を形成する工程であって、前記半導体基板を 50 に前記第1の金属よりも酸化されにくい第2の金属から

現像する際に、前記半導体基板を現像液中に浸漬させ、 現像液を攪拌しながら現像を行う前記開口を形成する工

前記開口の底面に露出した前記下地導電膜上に、導電性 のバンプ電極を堆積する工程と、

前記フォトレジスト膜を除去する工程とを有する半導体 装置の製造方法。

【請求項19】 主表面の一部の領域に導電性材料から なるパッドが露出し、主表面の他の領域が第1の絶縁膜 10 で覆われている半導体基板を準備する工程と、

前記第1の絶縁膜及び前記パッドの上に、下地導電膜を 形成する工程と、

前記下地導電膜の上に、第1のフォトレジスト膜を形成 する工程と、

前記第1のフォトレジスト膜を選択的に露光して現像 し、前記パッドに対応する位置から、基板面内のバンブ 電極を形成すべき位置まで延在する第1の開口を形成す る工程と、

前記第1の開口の底面に露出した前記下地導電膜上に導 20 電性部材をメッキすることにより、配線を形成する工程 Ł.

前記第1のフォトレジスト膜を除去し、前記下地導電膜 及び前記配線上に厚さ50μm以上の第2のフォトレジ スト膜を形成する工程と、

前記第2のフォトレジスト膜を選択的に露光して現像 し、前記バンプ電極を形成すべき領域に第2の開口を形 成する工程と、

前記第2の開口の底面に露出した前記配線の上に、導電 性のバンプ電極を堆積する工程と、

前記第2のフォトレジスト膜を除去する工程とを有する 半導体装置の製造方法。

【請求項20】 前記バンプ電極を堆積する工程におい て、前記バンプ電極の上面が前記フォトレジスト膜の上 面よりも低くなるように前記バンプ電極を堆積する請求 項19に記載の半導体装置の製造方法。

【請求項21】 前記第2のフォトレジストを形成する 工程において、粘度が3000~4000cpsのフォ トレジスト原料液を基板表面上に塗布し、厚さが200 μmのときの波長436nmにおける紫外線透過率が9 40 0%以上となる材料で前記フォトレジスト膜が形成され ている請求項19または20に記載の半導体装置の製造 方法。

【請求項22】 前記パンプ電極を堆積する工程におい て、第1の金属からなるパンプ下層部を堆積し、その上 に前記第1の金属よりも低融点の第2の金属からなるバ ンプ上層部を堆積する請求項19~21のいずれかに記 載の半導体装置の製造方法。

【請求項23】 前記パンプ電極を堆積する工程におい て、第1の金属からなるパンプ下層部を堆積し、その上

なるバンプ上層部を堆積する請求項19~21のいずれ かに記載の半導体装置の製造方法。

【請求項24】 前記バンブ電極を堆積する工程におい て、前記バンプ下層部を堆積した後、前記バンプ上層部 を堆積する前に、半田に対して前記パンプ上層部よりも 高い拡散バリア性を持つ第3の金属からなるバンプ中層 部を堆積する請求項23に記載の半導体装置の製造方

【請求項25】 前記第2のフォトレジスト膜を除去す 覆われていない部分を除去する工程と、

前記半導体基板の表面のうち、前記パンプ電極が形成さ れていない領域を覆う第2の絶縁膜を、該第2の絶縁膜 が前記バンプ電極の頭頂部を除く領域の少なくとも一部 に接触するように形成する工程とを含む請求項20~2 4のいずれかに記載の半導体装置の製造方法。

【請求項26】 主表面の一部の領域に導電性材料から なるパッドが露出し、主表面の他の領域が第1の絶縁膜 で覆われている半導体基板を準備する工程と、

前記第1の絶縁膜及び前記パッドの上に、下地導電膜を 20 形成する工程と、

前記下地導電膜の上に、第1のフォトレジスト膜を形成 する工程と、

前記第1のフォトレジスト膜を選択的に露光して現像 し、前記パッドに対応する位置から、基板面内のバンプ 電極を形成すべき位置及びブローブ用バッドを形成すべ き位置まで延在する第1の開口を形成する工程と、

前記第1の開口の底面に露出した前記下地導電膜上に導 電性部材をメッキすることにより、配線を形成する工程

前記第1のフォトレジスト膜を除去し、前記配線で覆わ れていない領域の前記下地導電膜を除去する工程と、 前記半導体基板上に、前記配線を覆うように、前記バン ブ電極を形成すべき領域及び前記プローブ用パッドを形 成すべき領域にそれぞれ第2及び第3の開口を有する第 2の絶縁膜を形成する工程と、

前記第2の絶縁膜の表面及び前記第2及び第3の開口の 内面を覆うように、他の下地導電膜を堆積する工程と、 前記他の下地導電膜の上に、第2のフォトレジスト膜を 形成する工程と、

前記第2のフォトレジスト膜を選択的に露光して現像 し、前記第2の開口に対応する位置に第4の開口を形成 する工程と、

前記第4の開口の底面に露出した前記他の下地導電膜の 上に、導電性のパンプ電極を堆積する工程と、

前記第2のフォトレジスト膜を除去する工程と、

前記バンプ電極で覆われていない領域の前記他の下地導 電膜を除去し、前記プローブ用バッドを形成すべき領域 の前記第3の開口の底面に前記配線を露出させる工程と を有する半導体装置の製造方法。

【請求項27】 第2のフォトレジスト膜を形成する工 程において、 該第2のフォトレジスト膜を、 その厚さが 50μm以上となるように形成する請求項26に記載の 半導体装置の製造方法。

【請求項28】 前記配線を形成する工程において、前 記第1の開口の底面に露出した前記下地導電膜の上に、 Cuをメッキにより堆積し、その後Pd、Ni、Au、 及びこれらの合金からなる群より選ばれた1つの金属を メッキにより堆積し、

る工程の後、さらに、前記下地導電膜のうち前記配線で 10 前記パンプ電極を堆積する工程において、PbとSnを 含む合金からなる前記バンプ電極を堆積し、

> 前記他の下地導電膜を除去する工程の後、前記半導体基 板を加熱し、前記バンプ電極をほぼ球状にする請求項2 6または27に記載の半導体装置の製造方法。

【請求項29】 主表面を有する半導体基板と、

前記半導体基板の主表面の一部の領域上に形成され、導 電性材料からなるパッドと、

前記半導体基板の主表面のうち、前記パッドで覆われて いない領域を被覆する第1の絶縁膜と、

前記半導体基板の主表面上に形成され、前記パッドに電 気的に接続された配線と、

前記配線の表面のうち、前記パッドに接触している領域 とは異なる領域上に形成されたバンプ電極と、

前記配線を覆うように形成された第2の絶縁膜と、

前記第2の絶縁膜に形成された開口であって、該開口の 底面に前記配線の表面のうち、前記パッド及び前記パン プ電極の形成されていない領域のうち一部を露出させる 前記開口とを有する半導体装置。

【請求項30】 前記配線が、複層構造を有し、最上層 30 が、Pd、Ni、Au、及びこれらの合金からなる群よ り選ばれた1つの金属で形成されており、前記バンブ電 極が、SnPb合金で形成されている請求項29に記載 の半導体装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法及び半導体装置に関し、特にフリップチップボンデ ィングに適したバンプ電極を有する半導体装置の製造方 法及び半導体装置に関する。

40 【0002】近年、半導体集積回路装置の高集積化、多 機能化が進み、集積回路装置と外部装置との接続用電極 数が増加している。一方、小型化の要求もますます進ん でおり、バンプ電極を用いたいわゆるフリップチップボ ンディングにより実装される場合が増加している。

【従来の技術】図11を参照して、従来例によるバンプ 電極の形成方法を説明する。

【0004】図11(A)に示すように、半導体基板2 00の表面上に絶縁膜201が形成され、その一部の領 50 域上にアルミニウム (A1) からなるパッド202が形 7

成されている。絶縁膜202の他の領域は絶縁膜203 で覆われている。パッド202及び絶縁膜203の上 に、基板全面を覆う金属膜204が形成されている。 【0005】金属膜204の上に厚さ数ミクロンのフォ トレジスト膜205を塗布し、フォトレジスト膜205 のパッド202に対応する領域に開口205aを形成す る。電解メッキにより、開口205aの底面に露出した 金属膜204の表面上に、SnPb合金からなるバンブ 部材206を堆積する。バンプ電極206は、開口20 5a内を埋め尽くした後、開口205aの端部からフォ 10 トレジスト膜205の表面上にはみ出し、きのと型にな る。

【0006】その後、フォトレジスト膜205を除去 し、バンプ電極206で覆われていない領域の金属膜2 04を、エッチングして除去する。

【0007】図11(B)に示すように、基板を加熱し てリフロー処理を行う。きのと型のバンブ部材206 が、ほぼ球状になる。このようにして、バッド202上 にバンプ電極206が形成される。

#### [0008]

【発明が解決しようとする課題】図11に示す従来例で は、メッキによりバンプ電極を堆積するときに、図11 (A) に示すように、バンプ電極206がきのと型にな りパッド202を中心としてその周囲に広がる。このた め、パッド202の配列ピッチが微細になった場合に、 相互に隣接するバンプ電極同士が接触しやすくなる。ま た、図11(B)に示すほぼ球状のバンプ電極206の 髙さを、均一に揃えることが困難である。

【0009】転写法を用いて、パッド部分に半田ボール を形成する方法も知られているが、この方法でも、パッ 30 ドの配列ピッチの微細化に対応することが困難である。 【0010】本発明の目的は、バンプ電極の配列ピッチ の微細化に適した半導体装置の製造方法及び半導体装置 を提供することである。

## [0011]

【課題を解決するための手段】本発明の一観点による と、主表面の一部の領域に導電性材料からなるパッドが 露出し、主表面の他の領域が第1の絶縁膜で覆われてい る半導体基板を準備する工程と、前記第1の絶縁膜及び 下地導電膜の上に、粘度が3000~4000cpsの フォトレジスト原料液を塗布し、厚さが200µmのと きの波長436nmにおける紫外線透過率が90%以上 となる材料からなる厚さ50μm以上のフォトレジスト 膜を形成する工程と、前記フォトレジスト膜の前記パッ ドに対応する位置に、前記下地導電膜の表面を露出させ る開口を形成する工程と、前記開口の底面に露出した前 記下地導電膜上に、導電性のバンプ電極を堆積する工程 と、前記フォトレジスト膜を除去する工程とを有する半 導体装置の製造方法が提供される。

【0012】フォトレジスト膜の厚さを50μm以上と しているため、とのフォトレジスト膜に設けた開口内に バンブ電極を堆積し、高さ50μm程度のバンプ電極を 形成することができる。開口からはみ出すことなくバン プ電極を堆積することができるため、微細なピッチで配 列したパッド上に、再現性よくバンプ電極を形成すると とができる。

【0013】本発明の他の観点によると、主表面の一部 の領域に導電性材料からなるバッドが露出し、主表面の 他の領域が第1の絶縁膜で覆われている半導体基板を準 備する工程と、前記第1の絶縁膜及び前記パッドの上 に、下地導電膜を形成する工程と、前記下地導電膜の上 に、フォトレジスト膜を形成する工程と、前記フォトレ ジスト膜の前記パッドに対応する位置に、前記下地導電 膜の表面を露出させる開口を形成する工程と、前記半導 体基板を電解メッキ液中に浸漬させ、前記開口の底面に 露出した前記下地導電膜表面を電解メッキすることによ り、導電性のバンプ電極を堆積する工程であって、堆積 したバンプ電極の高さが高くなるに従い、電流密度を増 20 加させてメッキを行う前記バンブ電極を堆積する工程 と、前記フォトレジスト膜を除去する工程とを有する半 導体装置の製造方法が提供される。

【0014】開口のアスペクト比が高いときには、メッ キされる金属イオンが開口の底部まで輸送されにくい。 このため、電流密度を少なめに設定しておき、メッキ速 度を遅くしておくことが好ましい。メッキが進み、開口 が浅くなると、金属イオンが開口の底部まで輸送されや すくなるため、電流密度を増加させ、メッキ速度を速く することができる。

【0015】本発明の他の観点によると、主表面の一部 の領域に導電性材料からなるパッドが露出し、主表面の 他の領域が第1の絶縁膜で覆われている半導体基板を準 備する工程と、前記第1の絶縁膜及び前記パッドの上 に、下地導電膜を形成する工程と、前記下地導電膜の上 に、フォトレジスト膜を形成する工程と、前記フォトレ ジスト膜を選択的に露光して現像し、前記パッドに対応 する位置に、前記下地導電膜の表面を露出させる開口を 形成する工程であって、該開口を形成する工程が、前記 フォトレジスト膜を現像する際に、前記半導体基板を回 前記パッドの上に、下地導電膜を形成する工程と、前記 40 転させながら前記フォトレジスト膜を現像液に晒して現 像を行う第1のサブ工程と、その後回転速度を上げ、現 像液により膨潤したフォトレジストを除去する第2のサ ブ工程とを繰り返し実行する前記開口を形成する工程 と、前記開口の底面に露出した前記下地導電膜上に、導 電性のパンプ電極を堆積する工程と、前記フォトレジス ト膜を除去する工程とを有する半導体装置の製造方法が 提供される。

> 【0016】フォトレジスト膜が厚く、現像すべき部分 のアスペクト比が高い場合には、現像液により膨潤した 50 フォトレジストが、現像された部分の底部に滞留しやす

い。現像後、基板の回転速度を上げることにより、滞留 したフォトレジストを除去し、現像を進めることができ

【0017】本発明の他の観点によると、主表面の一部 の領域に導電性材料からなるパッドが露出し、主表面の 他の領域が第1の絶縁膜で覆われている半導体基板を進 備する工程と、前記第1の絶縁膜及び前記パッドの上 に、下地導電膜を形成する工程と、前記下地導電膜の上 に、フォトレジスト膜を形成する工程と、前記フォトレ ジスト膜を選択的に露光して現像し、前記パッドに対応 10 する位置に、前記下地導電膜の表面を露出させる開口を 形成する工程であって、該開口を形成する工程が、前記 フォトレジスト膜を現像する際に、前記半導体基板を回 転させながら前記フォトレジスト膜を現像液に晒して現 像を行う第1のサブ工程と、その後前記半導体基板表面 にガスを吹き付けて、現像液により膨潤したフォトレジ ストを除去する第2のサブ工程とを繰り返し実行する前 記開口を形成する工程と、前記開口の底面に露出した前 記下地導電膜上に、導電性のバンプ電極を堆積する工程 と、前記フォトレジスト膜を除去する工程とを有する半 20 導体装置の製造方法が提供される。

【0018】ガスの吹き付けにより、膨潤したフォトレ ジストを除去し、現像を進めることができる。

【0019】本発明の他の観点によると、主表面の一部 の領域に導電性材料からなるバッドが露出し、主表面の 他の領域が第1の絶縁膜で覆われている半導体基板を準 備する工程と、前記第1の絶縁膜及び前記パッドの上 に、下地導電膜を形成する工程と、前記下地導電膜の上 に、フォトレジスト膜を形成する工程と、前記フォトレ する位置に、前記下地導電膜の表面を露出させる開口を 形成する工程であって、前記半導体基板を現像する際 に、前記半導体基板を現像液中に浸漬させ、現像液を攪 拌しながら現像を行う前記開口を形成する工程と、前記 開口の底面に露出した前記下地導電膜上に、導電性のバ ンプ電極を堆積する工程と、前記フォトレジスト膜を除 去する工程とを有する半導体装置の製造方法が提供され

【0020】現像液を撹拌することにより、膨潤したフ ォトレジストを除去し、現像を進めることができる。 【0021】本発明の他の観点によると、主表面の一部 の領域に導電性材料からなるパッドが露出し、主表面の 他の領域が第1の絶縁膜で覆われている半導体基板を準 備する工程と、前記第1の絶縁膜及び前記パッドの上 に、下地導電膜を形成する工程と、前記下地導電膜の上 に、第1のフォトレジスト膜を形成する工程と、前記第 1のフォトレジスト膜を選択的に露光して現像し、前記 パッドに対応する位置から、基板面内のバンプ電極を形 成すべき位置まで延在する第1の開口を形成する工程 と、前記第1の開口の底面に露出した前記下地導電膜上 50 を接触させることは好ましくない。プローブ用バッドを

に導電性部材をメッキすることにより、配線を形成する 工程と、前記第1のフォトレジスト膜を除去し、前記下 地導電膜及び前記配線上に厚さ50μm以上の第2のフ ォトレジスト膜を形成する工程と、前記第2のフォトレ ジスト膜を選択的に露光して現像し、前記第2の開口に 対応する位置に第4の開口を形成する工程と、前記第4 の開口の底面に露出した前記配線の上に、導電性のパン プ電極を堆積する工程と、前記第2のフォトレジスト膜 を除去する工程とを有する半導体装置の製造方法が提供 される。

10

【0022】パッドから配線を引出し、パッドとは異な る位置にバンプ電極を形成することができる。例えば、 ワイヤボンディング用に配置されたパッドを有する半導 体チップに、フリップチップボンディング用のバンブ電 極を、チップ内にほぼ一様に分散配置することができ る。

【0023】本発明の他の観点によると、主表面の一部 の領域に導電性材料からなるパッドが露出し、主表面の 他の領域が第1の絶縁膜で覆われている半導体基板を準 備する工程と、前記第1の絶縁膜及び前記パッドの上 に、下地導電膜を形成する工程と、前記下地導電膜の上 に、第1のフォトレジスト膜を形成する工程と、前記第 1のフォトレジスト膜を選択的に露光して現像し、前記 パッドに対応する位置から、基板面内のパンプ電極を形 成すべき位置及びプローブ用パッドを形成すべき位置ま で延在する第1の開口を形成する工程と、前記第1の開 口の底面に露出した前記下地導電膜上に導電性部材をメ ッキすることにより、配線を形成する工程と、前記第1 のフォトレジスト膜を除去し、前記配線で覆われていな ジスト膜を選択的に露光して現像し、前記パッドに対応 30 い領域の前記下地導電膜を除去する工程と、前記半導体 基板上に、前記配線を覆うように、前記バンプ電極を形 成すべき領域及び前記プローブ用バッドを形成すべき領 域にそれぞれ第2及び第3の開口を有する絶縁膜を形成 する工程と、前記絶縁膜の表面及び前記第2及び第3の 開口の内面を覆うように、他の下地導電膜を堆積する工 程と、前記他の下地導電膜の上に、第2のフォトレジス ト膜を形成する工程と、前記第2のフォトレジスト膜を 選択的に露光して現像し、前記バンプ電極を形成すべき 領域に第2の開口を形成する工程と、前記第2の開口の 40 底面に露出した前記他の下地導電膜の上に、導電性のバ ンプ電極を堆積する工程と、前記第2のフォトレジスト 膜を除去する工程と、前記パンプ電極で覆われていない 領域の前記他の下地導電膜を除去し、前記プローブ用バ ッドを形成すべき領域の前記第3の開口の底面に前記配 線を露出させる工程とを有する半導体装置の製造方法が 提供される。

> 【0024】バンプ電極がSnPb半田で形成されてい る場合に、プローブをパンプ電極に接触させると、プロ ーブの先端が汚れる。このため、パンプ電極にプローブ

設けることにより、バンプ電極にプローブを接触させる ことなく検査を行うことができる。

【0025】本発明の他の観点によると、主表面を有す る半導体基板と、前記半導体基板の主表面の一部の領域 上に形成され、導電性材料からなるパッドと、前記半導 体基板の主表面のうち、前記パッドで覆われていない領 域を被覆する第1の絶縁膜と、前記半導体基板の主表面 上に形成され、前記パッドに電気的に接続された配線 と、前記配線の表面のうち、前記パッドに接触している 配線を覆うように形成された第2の絶縁膜と、前記第2 の絶縁膜に形成された開口であって、該開口の底面に前 記配線の表面のうち、前記バッド及び前記バンプ電極の 形成されていない領域のうち一部を露出させる前記開口 とを有する半導体装置が提供される。

【0026】開口の底面に露出した配線の表面にプロー ブを接触させ、検査を行うことができる。

#### [0027]

【発明の実施の形態】図1~図3を参照して、本発明の 第1の実施例による半導体装置の製造方法について説明 20 ついて説明する。 する。

【0028】図1(A)に示すように、シリコン基板1 の表面に、MOSトランジスタ4等の半導体素子を含む 電子回路が形成されており、これら半導体素子を覆うよ うに、例えばSiO,からなる絶縁膜2が形成されてい る。図1 (B) 以降の図面では、半導体素子4の記載を 省略する。絶縁膜2の一部の領域上に、例えばAlから なるパッド3が形成されている。パッド3は、シリコン 基板1の表面に形成された電子回路に電気的に接続され ている。図1(A)では、1つのパッドを代表して表し 30 ているが、実際には、複数のパッド3がピッチ150μ mで配列している。なお、パッド3を、Ti、Cu等を 微量添加したA 1 合金、C u 若しくはC u を主原料とし た合金、またはAu等で形成してもよい。

【0029】絶縁膜2の表面のうち、パッド3により覆 われていない領域は、カバー膜5で覆われている。カバ ー膜5は、例えば下層のフォスフォシリケートガラス (PSG) 膜と上層のポリイミド膜との2層構造を有す

【0030】このように準備された基板の表面上に、下 40 好ましい。 地導電膜6を形成する。下地導電膜6は、基板全面を覆 う厚さ200~500nmのTi膜6aと、Ti膜6a の表面のうちパッド3に対応する領域を覆う厚さ200 ~500nmのNi膜6bにより構成される。Ti膜6 aは、例えばTiターゲットをAr雰囲気中でスパッタ することにより堆積される。Ni膜は、例えばNiター ゲットをAr雰囲気中でスパッタすることにより堆積さ れる。Ni膜のパターニングは、例えばHNO」の希釈 液を用いたウェットエッチングにより行う。

【0031】下地導電膜6は、後述する電解メッキ工程 50 専用現像液を30℃に加熱し、霧状にして吹き付ける。

において陰極として作用する。 Ti膜6aは、下地表面 とNi膜6bとの密着性を髙める。Ni膜6bは、その 上にメッキされる金属とTi膜6aとの密着性を高め る。

【0032】なお、図1(A)では、既にパターニング されたNi膜6bを形成している場合を示しているが、 Ni 膜を基板全面に残しておき、電解メッキ後に、不要 なNi膜を除去してもよい。本実施例のように、電解メ ッキ前にNi膜をパターニングしてNi膜6bを形成し 領域とは異なる領域上に形成されたパンプ電極と、前記 10 ておくと、電解メッキ後のNi膜のパターニングが不要 になる。

> 【0033】図1(B)に示すように、基板上に、厚さ 約150μmのフォトレジスト膜10を形成する。フォ トレジスト膜10として、例えば、アクリル系樹脂をベ ースとし、多官能アクリレート化合物を架橋剤とした髙 分子材料を用いることができる。実施例で用いたフォト レジスト膜10は、厚さを140μmとしたときの、波 長436nmの紫外光に対する透過率がほぼ100%の ものである。以下、フォトレジスト膜10の形成方法に

> 【0034】まず、粘度3800cpsのフォトレジス ト原料液を、室温にて、回転数1000rpm、塗布時 間10秒の条件で基板表面にスピン塗布する。温度10 0℃で6分間の中間キュアを行うことにより、厚さ75 μmのフォトレジスト膜が得られる。再度、同一条件で フォトレジスト原料液をスピン塗布し、温度100度で 20分間のキュアを行う。2回のスピン塗布により、厚 さ約150µmのフォトレジスト膜10が得られる。

【0035】フォトレジスト原料液の粘度が低すぎる と、厚い膜を得ることが困難になる。基板の回転数を下 げれば厚い膜が得られるが、均一な膜厚とすることが困 難になる。逆に、フォトレジスト原料液の粘度が高すぎ ると、液中に気泡が入りやすくなり、取扱いに不便であ る。このため、フォトレジスト原料液として、粘度30 00~4000cpsのものを用いることが好ましい。 【0036】また、厚いフォトレジスト膜を紫外光で十 分露光するためには、例えば、フォトレジスト膜の厚さ が200μmのときの波長436nmにおける光透過率 が90%以上となるようなレジスト材料を用いることが

【0037】図2(A)に示すように、フォトレジスト 膜10の、パッド3に対応する領域に、直径54 µmの 開□11を形成する。すなわち、開□3のアスペクト比 は、約2.8である。以下、開口11の形成方法を説明

【0038】波長436nmの紫外光を用いて、フォト レジスト膜10を選択的に露光する。基板をスピナで回 転させながら、フォトレジスト膜10の表面にテトラメ チルアンモニウムハイドロオキサイド (TMAH) 系の フォトレジスト膜10が現像され、開口11が形成される。なお、現像液の温度を23~70℃の範囲とした場合に、良好な現像を行えることが確認できた。

【0039】フォトレジスト膜10の厚さが約150μ mと厚いため、現像により形成された開口部が深くなると、現像液により膨潤したフォトレジストが開口部内に滞留し、現像されにくくなる。膨潤したフォトレジストの滞留を防止するために、基板を比較的低速で回転させながら現像を行う第1のサブ工程と、回転数を上げて滞留したフォトレジストを遠心力で除去する第2のサブエ 10程とを繰り返し行うことが好ましい。例えば、第1のサブ工程では、回転数を約100rpmとし、第2のサブ工程では、回転数を200~1000rpmとする。

【0040】開口の深さが深くなるに従って、滞留したフォトレジストが除去されにくくなる。このため、第2のサブ工程における回転数を、前回の第2のサブ工程における回転数よりも高くすることが好ましい。なお、滞留したフォトレジストを効率的に除去するためには、第2のサブ工程における回転数を、第1のサブ工程における回転数の2倍以上とすることが好ましい。

【0041】また、第2のサブ工程で回転数を上げる代わりに、基板表面にガスを吹き付けて、膨潤したフォトレジストを除去してもよい。なお、回転数の上昇とガスの吹き付けの両方を行ってもよい。

【0042】また、現像液を霧状にして吹き付ける代わりに、基板を現像液中に浸漬させ、現像液を攪拌してもよい。現像液を攪拌することにより、膨潤し開口内に滞留したフォトレジストを開口外に排出するすることができる。

【0043】図2(B)に示すように、開口11の底面 30 に露出した下地導電膜6の上に、SnPb合金からなる厚さ約140 $\mu$ mのパンプ電極12を堆積する。パンプ電極12の堆積は、例えば、アルキルスルフォン酸ベースのSnPb共晶メッキ液を用いた電解メッキにより行う。このとき、下地導電膜6が陰極として作用する。

【0044】なお、電解メッキ液中に基板を浸漬させる前に、フォトレジスト膜10の表面の親水性を向上させる処理を行うことが好ましい。親水性を向上させることにより、基板をメッキ液中に浸漬させるときの開口11内への気泡の取り込みを抑制することができる。

【0045】親水性を向上させる処理として、例えば、酸素ブラズマ中でフォトレジスト膜10の表面をアッシングしても良いし、イソブロビルアルコール等の有機溶剤に浸漬させてもよい。

【0046】また、開口11を形成した後に、基板を、電解メッキ処理に悪影響を及ぼさない液体中に浸漬させ、減圧雰囲気下においてもよい。例えば、2~3分間、圧力200~300Torrの減圧雰囲気下におき、その後大気圧に戻す。減圧雰囲気下におくことにより、開口11内に残留している気泡を効果的に開口11

外に排出することができる。電解メッキに悪影響を及ぼさない液体として、例えば純水、電解メッキ液が挙げられる。効果的に気泡を除去するためには、減圧雰囲気の圧力を300Torr以下とすることが好ましい。予め、開口11内を湿らせておくことにより、電解メッキ液中に浸漬するときの気泡の発生を抑制することができる。

【0047】また、電解メッキを行っている期間、電解 メッキ液を減圧雰囲気下においてもよい。

【0048】開口11が深い場合には、開口11の深い領域にPbイオンやSnイオンが輸送され難い。このため、開口11の深い領域の金属イオン濃度が薄くなり、メッキの効率が低下する。低下した金属イオン濃度を回復させるために、ある期間ごとに通電を停止してもよいし、ある間隔をおいて断続的に逆向きの電圧を印加してもよい。例えば、3~4分間通電し、20秒間通電を停止してもよい。また、順方向の電圧を5秒間印加し、逆方向の電圧を0.1秒間印加してもよい。

【0049】バンプ電極12の堆積が進み、開口11が 20 浅くなると、メッキ箇所へ金属イオンが輸送され易くな る。このため、電解メッキを開始した当初は電流密度を 比較的少なくしてバンプ電極12の堆積速度を遅くし、 ある程度バンプ電極12が堆積して開口11が浅くなる と、電流密度を高くしてバンプ電極12の堆積速度を速 くしてもよい。例えば、電解メッキ当初の電流密度を2 A/dm²とし、徐々に電流密度を増加させ、最終的に 電流密度を8A/dm²としてもよい。

【0050】電解メッキを行っている期間中は、陰極表面で水素ガスが発生する。電解メッキ中に、ある期間でとに通電を停止したり、ある間隔をおいて断続的に逆向きの電圧を印加することにより、水素ガスによる気泡の滞留を防止することができる。

【0051】本実施例では、開口11のアスペクト比を約2.8としたが、アスペクト比を、より大きくしてもよい。ただし、バンブ電極12で開口11内を再現性よく埋め込むためには、開口11のアスペクト比を5以下とすることが好ましい。

【0052】バンプ電極12を堆積した後、基板を温度 約80℃のレジスト剥離液に浸漬させ、窒素ガスでバブ 40 リングしながらフォトレジスト膜10を除去する。な お、レジスト剥離液の温度を、室温~120℃としても よい。また、厚いフォトレジスト膜10の除去を容易に 行うために、レジスト除去液を撹拌してもよい。

【0053】フォトレジスト膜10を除去した後、バンプ電極12で寝われていない領域の下地導電膜6を除去する。Ti膜6aのエッチングは、例えば過酸化水素と水酸化アンモニウムとの混合液を用いて行うことができる。Ni膜6bは予めパターニングされているため、この段階でエッチングする必要はない。

り、開口11内に残留している気泡を効果的に開口11 50 【0054】その後、半導体装置1を、チップ単体に切

断する。チップ表面にフラックスを塗布し、温度250 C程度まで加熱し、バンプ電極12をリフローさせる。 【0055】図3は、リフロー後のバンプ部分の断面図 を示す。高さ約70 µmのほぼ球状のパンプ電極12が 得られた。

【0056】上記第1の実施例では、図2(B)に示す ように、バンプ電極12を堆積した状態で、バンプ電極 12が開口11内に収まり、その周囲にはみ出さない。 このため、バッド3の配列ピッチが狭い場合にも、相互 に隣接するバンプ電極の接触を防止できる。

【0057】上記第1の実施例では、図2(B)のフォ トレジスト膜10の厚さを150μmとした場合を説明 した。フォトレジスト膜10の厚さは、バンプ電極12 の必要とされる体積、パッド3の配列ビッチ等により選 択される。十分な量のパンプ電極12を堆積するために は、フォトレジスト膜10の厚さを50μm以上とする ことが好ましい。

【0058】上記第1の実施例では、バンブ電極として SnPb合金を用いた場合を説明した。その材料とし げられる。また、バンプ電極として、これらの金属より も融点の高いAu、Pd、Ni、Cuを用いてもよい。 髙融点の金属を使用する場合には、図3で示したリフロ 一処理を行わず、ほぼ円柱状のバンブ電極が得られる。 また、これらの金属膜を積層してもよい。

【0059】図4 (A) は、パンプ電極12を、Niや Cuからなるバンプ下層部12aと、AuやPdからな るバンプ上層部12bで構成した場合を示す。バンプ電 極12の上層部が、下層部よりも酸化されにくい金属で 時の接触不良の発生を抑制することができる。

【0060】図4(B)は、バンプ電極12を、Au、 Pd、Ni、Cu等の融点の高い金属からなるバンプ下 層部12aと、Sn、Pb、SnPb合金、Snを主成 分とした合金等からなるバンプ上層部 12 c で構成した 場合を示す。バンプ上層部12cのみをリフローさせ て、その表面を凸面状にしている。

【0061】とのバンプ電極12を用いてフリップチッ プボンディングすると、バンプ電極12の先端部のみが 横方向にはみ出す。図3に示すほぼ球状のバンブ電極を 40 用いる場合に比べて、横方向へのはみ出し量を少なくす ることができる。

【0062】上記第1の実施例では、バンプ電極を電解 メッキにより堆積する場合を説明したが、その他の方法 で堆積してもよい。例えば、無電解メッキによりNiま たはCu等を堆積してもよい。

【0063】次に、図5を参照して、第1の実施例の他 の変形例による半導体装置の製造方法について説明す る。

【0064】図5は、第1の実施例の図2 (B)の状態 50 【0072】絶縁膜41の表面のうち、バッド42に覆

に対応する断面図を示す。図2(B)では、バンプ電極 12の厚さが、フォトレジスト膜10の厚さよりも薄い 場合を示した。すなわち、バンブ電極12の上面がフォ トレジスト膜10の上面よりも低くなっている。これに 対し、図5では、パンプ電極12 dがフォトレジスト膜 10の上面から突出している。このようにバンプ電極1 2 d の上端をフォトレジスト膜 1 0 の上面から突出させ ると、開口11のアクベクト比を大きくすることなく、 1つのバッド3上に、より大きな体積のバンプ電極12 10 dを堆積することができる。

16

【0065】なお、相互に隣接するバンプ電極間の接触 を回避するために、バンプ電極12dの突出の高さを、 フォトレジスト膜10の厚さよりも低くすることが好ま しい。

【0066】次に、図6及び図7を参照して、第2の実 施例による半導体装置の製造方法について説明する。

【0067】図6は、第2の実施例により作製される半 導体チップの概略平面図を示す。半導体チップ30の周 縁部に沿って、複数のパッド31が配列している。パッ て、例えば、Sn、Pb、Snを主成分とした合金が挙 20 ド31は、ワイヤボンディングによる実装を行うための ものである。チップ内にほぼ一様にバンプ電極32が分 布している。各バンプ電極32は、配線33により、対 応するパッド31に電気的に接続されている。

【0068】上記第1の実施例による方法では、バッド 31が配置されている位置にバンプ電極が形成される。 パッド31が、チップ内にほぼ一様に分散して配置され ている場合には、バンプ電極もチップ内にほぼ一様に分 散される。しかし、図6に示すようなワイヤボンディン グ用のチップを、そのままフリップチップボンディング 形成されているため、フリップチップボンディングする 30 用として使用しようとすると、バンブ電極がチップの周 縁部にのみ配置されることになる。

> 【0069】チップの周縁部でのみボンディングする と、応力が周縁部に集中し、信頼性低下の要因になる。 図6に示すように、バンプ電極32をチップ内にほぼ一 様に分散させることにより、応力の集中を緩和し、信頼 性を高めることができる。

> 【0070】次に、図7を参照して、第2の実施例によ る半導体装置の製造方法について説明する。

【0071】図7(A)に示すように、シリコン基板4 0の表面上に、例えばSiO,からなる絶縁膜41が形 成されている。なお、シリコン基板40の表面には、図 1 (A) に示すMOSトランジスタ4と同様に、半導体 素子が形成されている。絶縁膜41の一部の領域上に、 例えばA1からなるパッド42が形成されている。パッ ド42は、シリコン基板40の表面に形成された半導体 素子に電気的に接続されている。図7(A)では、1つ のパッドを代表して表しているが、実際には、図6に示 すように、複数のパッドが半導体チップの周縁部に沿っ て、ピッチ150μmで配列している。

われていない領域は、カバー膜43で覆われている。カ パー膜43は、例えば下層のフォスフォシリケートガラ ス(PSG)膜と上層のポリイミド膜との2層構造を有 する。

【0073】このように準備された基板の表面上に、下 地導電膜44を形成する。下地導電膜44は、厚さ15 OnmのCr膜と、その上の厚さ1000nmのCu膜 の2層構造を有する。Cr膜及びCu膜は、それぞれ例 えばCrターゲット及びCuターゲットをAr雰囲気中 でスパッタすることにより堆積される。

【0074】下地導電膜44は、後述する電解メッキエ 程において陰極として作用する。Cr膜は、下地表面と Cu膜との密着性を高める。Cu膜は、その上にメッキ される金属とCr膜との密着性を高める。

【0075】下地導電膜44の上に、厚さ約5µmのフ ォトレジスト膜45を形成する。フォトレジスト膜45 に、パッド42が配置された領域から、それに対応する バンプ電極が形成されるべき領域まで延在する開口46 を形成する。開口46の底面に、下地導電膜44の一部 が露出する。

【0076】開口46の底面に露出した下地導電膜44 の上に、電解メッキによりCuからなる厚さ約4μmの 配線47を堆積する。配線47の堆積後、フォトレジス ト膜45を除去する。

【0077】図7(B)に示すように、基板上に厚さ約 110μmのフォトレジスト膜50を形成する。フォト レジスト膜50の形成は、図1(B)のフォトレジスト 10と同様の方法で行う。フォトレジスト膜50の、バ ンプ電極を形成すべき領域に開口51を形成する。開口 51の底面に、配線47の一部が露出する。開口51の 30 層部とにより構成してもよい。 形成は、図2(A)に示す開口11の形成と同様の方法 で行う。

【0078】開口51の底面に露出した配線47の上 に、電解メッキにより、Cuからなる厚さ90μmのバ ンプ下層部52aと、Pdからなる厚さ10μmのパン プ上層部52bを堆積する。2層構造のバンプ電極52 が形成される。電解メッキは、図2(B)のバンプ電極 12の堆積の場合と同様の方法で行う。

【0079】図7(C)に示すように、フォトレジスト 膜50を除去する。フォトレジスト膜50の除去は、図 40 2(B) に示すフォトレジスト膜10の除去と同様の方 法で行う。下地導電膜44のうち配線47で覆われてい ない部分をエッチングする。上層のCu膜用のエッチャ ントとして、例えば酢酸と過酸化水素水との混合液を用 い、下層のCr膜用のエッチャントとして、例えば塩酸 希釈液を用いることができる。下層導電膜44の上層の Cu膜のエッチング時に、配線47の表面層及びパンプ 下層部52 aの表面層もややエッチングされるが、これ らは、下層導電膜44の厚さに比べて十分厚いため、問

ーニングされる。

【0080】図7(D)に示すように、基板表面のうち バンブ電極52が形成された領域をマスクし、印刷法に より、基板上に絶縁膜54を形成する。絶縁膜54の材 料は、例えばエポキシである。このようにして、パッド 42とは異なる位置に、当該パッド42に接続されたバ ンプ電極52が形成される。

18

【0081】上記第2の実施例による構成では、バンブ 電極52が、その周囲を絶縁膜54で支持される。半導 10 体チップを実装基板に搭載した後、半導体チップと実装 基板との熱膨張の差に起因する応力により、バンプ電極 52が配置された領域において、カバー膜43と下地電 極膜44とが剥離する場合がある。バンプ電極52の周 囲を絶縁膜54で支持することにより、この剥離を抑制 することができる。

【0082】上記第2の実施例では、図7(B)に示す フォトレジスト膜50の厚さを110μmとしたが、そ の他の厚さとしてもよい。ただし、バンブ52を十分な 高さとするために、フォトレジスト膜50の厚さを50 20 μm以上とすることが好ましい。

【0083】バンプ電極52の上面がフォトレジスト膜 50の上面よりも高くなると、バンプ電極52の上端が 横方向に広がった形状になる。図7(B)に示すよう に、バンプ電極52の上面がフォトレジスト膜50の上 面よりも低くなるように堆積することにより、上端の広 がりを防止することができる。

【0084】また、バンブ電極52を、図4(B)と同 様に、比較的髙融点の金属からなるバンプ下層部と、そ の上に形成された比較的低融点の金属からなるパンプ上

【0085】上記第2の実施例では、図7(A)に示す 下地金属膜44をCrとCuとの2層構造とした場合を 説明したが、その他の層構造としてもよい。例えば、C r、Ti、Mo、もしくはこれらの金属の合金からなる 最下層、Cu、Al、Agもしくはこれらの金属の合金 またはCrCu合金からなる中間層、及びCr、Pd、 Ni、Auもしくはこれらの金属の合金からなる最上層 を含む3層構造としてもよい。最下層は、下地表面と中 間層との密着性を高める。最上層は、中間層の酸化防止 機能を有する。但し、中間層にAgを用いる場合は、P d、Ni、Auを最上層として用いる。このとき、最上 層は、バンプ電極52との密着力を髙める機能を有す

【0086】上記第2の実施例で用いた下地金属膜44 の表面に約100mmの間隔をおいて一対の電極を接触 させ、ウエハ内の広がり抵抗を測定したところ、約0. 5Ωであった。広がり抵抗が大きくなると、図7(B) の工程で電解メッキにより堆積したバンブ電極52の高 さが、ウェハ面内で均一にならなくなる。パンプ電極5 題はない。下地導電膜44が配線47と同一形状にバタ 50 2の高さを均一にするためには、下地金属膜44の上述 の広がり抵抗を0.5Ω以下とすることが好ましい。 【0087】上記第2の実施例では、図7(D)に示す ように、パンプ電極52をCuからなるパンプ下層部5 2aとPdからなるパンプ上層部52bとの2層構造と した場合を説明したが、3層構造としてもよい。例え ば、バンプ下層部52aとバンプ上層部52bとの間 に、半田に対してバンプ上層部52bよりも拡散パリア 性の高い材料からなるバンプ中間部52cを挿入しても よい。

した場合の基板の断面図を示す。バンプ中間層52c は、例えば厚さ1~3μmのNi膜により構成され、バ ンプ上層部52bは、例えば厚さ0.1~0.7μmの Pd膜により構成される。バンプ中層部52c及びバン プ上層部52bは、第2の実施例の図7(B)に示す工 程において、バンプ下層部52aを堆積した後、続いて Ni膜及びPd膜を電解メッキすることにより形成され る。

【0089】Niからなるバンプ中層部52cは、バン プ電極52の上に接合される半田に対する拡散パリア層 20 として機能する。Pdからなるバンブ上層部52bは酸 化されにくいため、半田に対する高い濡れ性を維持でき る。このため、バンプ電極52の上に半田を接合して実 装基板に実装する場合に、半田内におけるボイドの発生 を抑制することができ、接合強度を高め、信頼性を向上 させることができる。

【0090】また、上記第2の実施例では、図7(D) に示す絶縁膜54を印刷法により形成する場合を説明し たが、その他の方法で形成してもよい。

を用いて形成した場合を示す。まず、基板全面に有機絶 縁材料をスピン塗布し、ベーキングして乾燥させる。そ の後、バンプ電極52上の余分な絶縁材料を除去すると とにより、絶縁膜54が形成される。

【0092】この場合には、絶縁膜54がパンプ電極5 2の表面のうち、頭頂部を除く大部分の領域を被覆す る。このため、バンプ電極52を、より強力に支持する ことができる。

【0093】次に、図9を参照して、第3の実施例によ る半導体装置の製造方法について説明する。図7 (A) に示す配線47を堆積するまでの工程は、上述の第2の 実施例の場合と同様である。配線47を堆積した後、フ ォトレジスト膜45を除去する。

【0094】図9 (A) に示すように、Cr/Cuの積 層構造を有する下地導電膜44のうち配線47で覆われ ていない部分を除去する。エッチャントは、図7 (C) に示す工程で下地導電膜44をエッチングする場合と同 様である。下地導電膜44が配線47と同一形状にバタ ーニングされる。

【0095】図9(B)に示すように、配線47を覆う 50 【0102】配線47をCu膜1層で構成すると、パン

ように、基板上にポリイミドからなる厚さ約5μmの絶 縁膜60を形成する。配線47の表面の一部を露出させ る2つの開口61および62を形成する。開口61内に は、後にバンブ電極が形成される。 開口62の位置に は、後にプローブ用バッドが配置される。

20

【0096】絶縁膜60として感光性のポリイミドを使 用する場合は、絶縁膜60を直接露光し、現像すること により開口61及び62を形成することができる。ま た、絶縁膜60としてアルカリ可溶性のポリイミドを使 【0088】図8(A)は、バンプ中層部52cを挿入 10 用する場合は、絶縁膜60の上にフォトレジスト膜を塗 布し、とのフォトレジスト膜の露光、現像に続いて、同 一の現像液で絶縁膜60をエッチングすることにより、 開口61及び62を形成することができる。

> 【0097】図9(C)に示すように、絶縁膜60の表 面及び開口61と62の内面を覆うように、他の下地導 電膜63を形成する。他の下地導電膜63は、下層の厚 さ150nmのCr膜とその上の厚さ1000nmのC u膜の2層構造を有する。他の下地導電膜63の上にフ ォトレジスト膜64を形成し、開口61に対応する位置 に開口65を形成する。他の下地導電膜63を陰極とし て用い、電解メッキ法により、開口65内にバンブ電極 66を堆積する。バンプ電極66は、Cuからなるバン プ下層部66aと、Pdからなるバンプ上層部66bと の2層構造を有する。

> 【0098】フォトレジスト膜64の形成、開口65の 形成、バンプ電極660堆積は、それぞれ図7(B)に 示すフォトレジスト膜50の形成、開口51の形成、及 びバンプ電極52の堆積と同様の方法で行う。

【0099】図9(D)に示すように、フォトレジスト 【0091】図8(B)は、絶縁膜54をスピン塗布法 30 膜64を除去し、その後他の下地導電膜63のうちバン プ電極66で覆われていない部分を除去する。 開口62 の底面に、配線47の表面の一部が露出する。

> 【0100】図9(D)の半導体装置を図7(D)の半 導体装置と比較すると、バンプ電極66と絶縁膜64と の界面に他の下地導電膜63が挿入され、配線47の一 部が開口62を通して露出している点が異なる。バンプ 電極66と絶縁膜64との界面に他の下地導電膜63を 挿入することにより、両者の密着性を高め、バンプ電極 66を、より強力に支持することができる。また、開口 62の底面に露出した配線47の表面を、検査のための プローブ用パッドとして用いることができる。

> 【0101】図10は、第3の実施例の変形例による半 導体装置の断面図を示す。図9(D) に示す半導体装置 とは、配線47が下部配線47aと上部配線47bとの 2層構造になっている点、及びバンプ電極66がほぼ球 状になっている点が異なる。下部配線47aは例えばC uにより形成され、上部配線47bは、例えばPd、N i、Au等により形成される。バンプ電極66は、例え ばSnPb合金で形成される。

プ電極66をリフローさせる時に、SnPb合金が、配 線47と絶縁膜64との界面に侵入する場合がある。配 線47の上層をPd、Ni、またはAuで形成すること により、SnPb合金の侵入を防止することができる。 【0103】検査のためのプローブをSnPb合金のバ ンプ電極66に接触させると、プローブの先端が汚れて くる。開口62の底面に露出した配線47にプローブを 接触させることにより、その先端の汚れを防止すること ができる。

【0104】以上実施例に沿って本発明を説明したが、 本発明はこれらに制限されるものではない。例えば、種 々の変更、改良、組み合わせ等が可能なことは当業者に 自明であろう。

#### [0105]

【発明の効果】以上説明したように、本発明によれば、 微細なピッチのバンブ電極を、再現性よく形成すること ができる。また、バンプ電極をパッドの位置と異なる位 置に配置することにより、ワイヤボンディング用のチッ プとフリップチップボンディング用のチップを共通化す ることが可能になる。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施例による半導体装置の製造 方法を説明するための基板の断面図(その1)である。

【図2】本発明の第1の実施例による半導体装置の製造 方法を説明するための基板の断面図(その2)である。

【図3】本発明の第1の実施例による半導体装置の製造 方法を説明するための基板の断面図(その3)である。

【図4】第1の実施例の変形例による半導体装置の断面 図である。

【図5】第1の実施例の変形例による半導体装置の製造 30 45、50、60、64 フォトレジスト膜 方法を説明するための基板の断面図である。

【図6】第2の実施例による半導体装置の製造方法で作\*

\* 製した半導体チップのパッドとバンプ電極との配置を示 すための概略平面図である。

22

【図7】本発明の第2の実施例による半導体装置の製造 方法を説明するための基板の断面図である。

【図8】第2の実施例の変形例による半導体装置の断面 図である。

【図9】本発明の第3の実施例による半導体装置の製造 方法を説明するための基板の断面図である。


【図10】第3の実施例の変形例による半導体装置の断 10 面図である。

【図11】従来例による半導体装置の断面図である。 【符号の説明】

- 1 シリコン基板
- 2 絶縁膜
- 3 パッド
- 4 MOSトランジスタ
- 5 カバー膜
- 6 下地電極膜
- 10 フォトレジスト膜
- 20 11 開口
  - 12 バンプ電極
  - 30
  - 31、42 パッド
  - 32、52、66 バンプ電極
  - 33 配線
  - 40、47 シリコン基板
  - 41 絶縁膜
  - 43 カバー膜
  - 44、63 下地電極膜
- - 46、51、61、62、65 開口


[図3]

第1の実施例(その3)




【図6】

第2の実施例による方法で作製した半導体チップ










(B)





【図10】 第3の実施例の変形例





【手続補正書】

【提出日】平成10年9月16日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項8

【補正方法】変更

【補正内容】

【請求項8】 主表面の一部の領域に導電性材料からなるパッドが露出し、主表面の他の領域が第1の絶縁膜で 覆われている半導体基板を準備する工程と、

前記第1の絶縁膜及び前記パッドの上に、下地導電膜を 形成する工程と、

前記下地導電膜の上に、厚さ50μm以上のフォトレジスト膜を形成する工程と、

前記フォトレジスト膜の前記パッドに対応する位置に、 前記下地導電膜の表面を露出させる開口を形成する工程 よ

前記半導体基板を第1の液体中に浸潤させ、該第1の液体を減圧雰囲気下におく工程と、

前記半導体基板を前記第1の液体中から取り出し、メッ

キ液中に浸漬させ、前記開口の底面に露出した前記下地 導電膜表面をメッキすることにより、前記開口の底面に 露出した前記下地導電膜上に、導電性のバンプ電極を堆 積する工程と、

前記フォトレジスト膜を除去する工程とを有し、前記第 1の液体が、前記導電性のパンプ電極を堆積する工程に おけるメッキ処理に悪影響を及ぼさない半導体装置の製 造方法。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0100

【補正方法】変更

【補正内容】

【0100】図9(D)の半導体装置を図7(D)の半導体装置と比較すると、バンブ電極66と絶縁膜60との界面に他の下地導電膜63が挿入され、配線47の一部が開口62を通して露出している点が異なる。バンブ電極66と絶縁膜60との界面に他の下地導電膜63を挿入することにより、両者の密着性を高め、バンブ電極

66を、より強力に支持することができる。また、開口 62の底面に露出した配線47の表面を、検査のための プローブ用バッドとして用いることができる。

【手続補正3】

【補正対象書類名】図面


【補正対象項目名】図9

【補正方法】変更

【補正内容】

(図9)

第3の実施例



\*【手続補正3】

【補正対象書類名】図面


【補正対象項目名】図10

【補正方法】変更

【補正内容】

【図10】

第3の実施例の変形例



フロントページの続き

(72) 発明者 門 健一

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 永重 健一

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 小野寺 正徳

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 児玉 邦雄

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 依田 博行

\*

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 藤森 城次

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 仲田 実

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 牧野 豊

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内